Побудова завадостійкої обчислювальної архітектури
Вантажиться...
Файли
Дата
2024
Автори
Стокич, Марина Олегівна
Науковий керівник
Укладач
Редактор
Назва журналу
ISSN
E-ISSN
Назва тому
Видавець
Одеський національний університет імені І. І. Мечникова
Анотація
Цифрові процесори та обчислювальні системи постійно поліпшуються вже протягом багатьох років, вони отримують більшу обчислювальну потужність. Це стає можливим за рахунок зменшенню розмірів компонентів. Використання пристроїв такої складності вимагає низької напруги живлення, що збільшило дію фонових шумів, різноманітних завад та перешкод на ці пристрої. Питання надійності обчислювальних систем на сьогодні є актуальною задачею, особливо з урахуванням війни та широкому використанню систем радіоелектронної боротьби (РЕБ).
Digital processors and computing systems have been continuously improving for many years, gaining greater computational power. This is made possible by the reduction in component sizes. The use of such complex devices requires low supply voltage, which increases the impact of background noise, various interferences, and disruptions on these devices. The issue of reliability of computing systems is currently a relevant task, especially considering the ongoing war and the widespread use of electronic warfare systems (EWS).
Digital processors and computing systems have been continuously improving for many years, gaining greater computational power. This is made possible by the reduction in component sizes. The use of such complex devices requires low supply voltage, which increases the impact of background noise, various interferences, and disruptions on these devices. The issue of reliability of computing systems is currently a relevant task, especially considering the ongoing war and the widespread use of electronic warfare systems (EWS).
Опис
Ключові слова
123 комп’ютерна інженерія, бакалавр, обчислювальні архітектури, завадостійкі архітектури, підвищення швидкодії, модифікація архітектур
Бібліографічний опис
Стокич, М. О. Побудова завадостійкої обчислювальної архітектури = Construction of an interference-resistant computing architecture : кваліфікаційна робота бакалавра / М. О. Стокич. – Одеса, 2024. – 46 с.