Розробка та аналіз трійкових обчислювальних пристроїв для цифрових систем. Cуматор, регістр
| dc.contributor.author | Кивиржік, Валерій Анатолійович | |
| dc.date.accessioned | 2025-10-08T10:46:22Z | |
| dc.date.available | 2025-10-08T10:46:22Z | |
| dc.date.issued | 2025 | |
| dc.description.abstract | Тема кваліфікаційної роботи «Розробка та аналіз трійкових обчислювальних пристроїв для цифрових систем. Cуматор, регістр». Кваліфікаційна робота присвячена дослідженню, реалізації та синтезу трійкових логічних елементів, зокрема суматора і регістра, з використанням багатопорогових елементів багатозначної логіки (БПЕБЛ) та КМОН-транзисторів. У роботі проведено порівняльний аналіз двійкової та трійкової логік, розглянуто їхні теоретичні принципи та перспективи розвитку. Детально досліджено структури двійкових елементів, таких як напівсуматор, суматор і регістр, та їхні аналоги в трійковій логіці. Вивчено роль порогових сигналів у формуванні трійкових функцій, а також практичне застосування методу до трійкового напівсуматора і суматора, що підтверджено аналізом таблиць істинності та схем. Окрему увагу приділено синтезу трійкових логічних елементів на основі КМОН-транзисторів, включаючи моделювання схем у середовищі Multisim, формалізацію синтезу, а також розробку базових компонентів, таких як трійкова кон’юнкція, сума по модулю три, трійковий інвертор та регістр. Результати роботи демонструють ефективність трійкової логіки в зменшенні апаратної складності порівняно з двійковими аналогами, а також її потенціал для інтеграції в інноваційні обчислювальні системи. | |
| dc.description.abstract | Thesis topic: «Development and analysis of ternary computing devices for digital systems. Adder, register». The thesis is devoted to the study, implementation and synthesis of ternary logic elements, in particular, the adder and the register, using multi-threshold elements of multivalued logic (MEL) and CMOS transistors. The paper presents a comparative analysis of binary and ternary logic, discusses their theoretical principles and prospects for development. The structures of binary elements, such as a half adder, adder and register, and their analogs in ternary logic are studied in detail. The role of threshold signals in the formation of ternary functions is studied, as well as the practical application of the method to a ternary semi-adder and adder, which is confirmed by the analysis of truth tables and circuits. Particular attention is paid to the synthesis of ternary logic elements based on CMOS transistors, including circuit modeling in the Multisim environment, synthesis formalization, and the development of basic components such as ternary conjunction, modulo 3 sum, ternary inverter, and register. The results of the work demonstrate the effectiveness of ternary logic in reducing hardware complexity compared to binary analogs, as well as its potential for integration into innovative computing systems. | |
| dc.identifier.citation | Кивиржік, В. А. Розробка та аналіз трійкових обчислювальних пристроїв для цифрових систем. Суматор, регістр = Development and analysis of ternary computing devices for digital systems. Adder, register : кваліфікаційна робота бакалавра / В. А. Кивиржік. – Одеса, 2025. – 82 с. | |
| dc.identifier.uri | https://dspace.onu.edu.ua/handle/123456789/42663 | |
| dc.language.iso | uk | |
| dc.publisher | Одеський національний університет імені І. І. Мечникова | |
| dc.subject | 123 комп’ютерна інженерія | |
| dc.subject | бакалавр | |
| dc.subject | рійкові обчислювальні пристрої | |
| dc.subject | цифрові системи | |
| dc.subject | суматор | |
| dc.subject | регістр | |
| dc.title | Розробка та аналіз трійкових обчислювальних пристроїв для цифрових систем. Cуматор, регістр | |
| dc.title.alternative | Development and analysis of ternary computing devices for digital systems. Adder, register | |
| dc.type | Diplomas |
Файли
Контейнер файлів
1 - 1 з 1
Ліцензійна угода
1 - 1 з 1
Ескіз недоступний
- Назва:
- license.txt
- Розмір:
- 1.71 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: